TSMC è il più grande produttore di chip a contratto al mondo con quasi 500 clienti. L'azienda può servire quasi tutti i clienti con quasi tutte le esigenze. Allo stesso tempo, deve essere davanti a tutti i concorrenti sia in termini di capacità che di tecnologia. È improbabile che i volumi di produzione di TSMC vengano contestati da nessuno nei prossimi anni. Anche per quanto riguarda la padronanza delle norme avanzate N2, N3 e N4, l'azienda sta procedendo secondo i piani.
TSMC ha aumentato significativamente il suo budget di investimenti per il 2021 all'inizio di quest'anno a $ 25-28 miliardi e ora lo ha ulteriormente aumentato a circa $ 30 miliardi come parte del suo piano triennale di spendere $ 100 miliardi per produzione, ricerca e sviluppo.
Circa l'80% del budget di 30 miliardi di dollari di TSMC quest'anno sarà speso per espandere le capacità di tecnologie avanzate come 3nm, 4 / 5nm e 6 / 7nm. Gli analisti di China Renaissance Securities ritengono che la maggior parte del denaro accantonato per i tassi avanzati verrà utilizzato per espandere la capacità dell'N5 a 110.000-120.000 wafer di silicio al mese (WSPM) entro la fine dell'anno.
TSMC è stata la prima azienda ad avviare chip di produzione ad alto volume (HVM) utilizzando la tecnologia N5 (5 nm) a metà del 2020. Inizialmente, solo due società utilizzavano questi servizi: Apple e Huawei HiSilicon. Le consegne per quest'ultimo si sono concluse il 14 settembre, lasciando Apple con tutte le capacità all'avanguardia. Ormai, sempre più clienti sono pronti per iniziare a stampare chip secondo gli standard N5, quindi l'implementazione di questo processo tecnico è in aumento. TSMC afferma che più clienti stanno pianificando di utilizzare le tecnologie della famiglia N5 (inclusi N5, N5P e N4) rispetto a quanto previsto solo pochi mesi fa.
Il produttore prevede che entro la fine del 2021, N5 porterà circa il 20% di tutti i ricavi dalla produzione di wafer di silicio. TSMC sta riscontrando più interesse da parte dei clienti per le norme a 5 nm e 3 nm rispetto a 7 nm in una fase simile. L'azienda prevede che la domanda per l'N5 crescerà solo nel prossimo futuro grazie agli smartphone e alle soluzioni ad alte prestazioni.
L'interesse per TSMC N5 non è sorprendente: gli analisti della China Renaissance hanno calcolato che la tecnologia di processo può offrire circa 170 milioni di transistor per millimetro quadrato (MTP / mm2): questi sono i tassi di densità più alti fino ad oggi. Per fare un confronto: Samsung 5LPE vanta una densità di circa 125-130 MTP / mm2, mentre la norma Intel a 10 nm è di circa 100 MTP / mm2.
Nelle prossime settimane, TSMC inizierà a produrre chip utilizzando una versione migliorata della sua tecnologia a 5 nm chiamata N5P, che promette di aumentare la frequenza fino al 5% o ridurre il consumo energetico fino al 10% (a parità di complessità cristallina). La tecnologia non richiede investimenti significativi in risorse ingegneristiche o tempi di ciclo di progettazione più lunghi, quindi qualsiasi cliente TSMC che dispone già di chip N5 può stampare con N5P.
La famiglia di tecnologie N5 di TSMC include anche la tecnologia di processo N4 (4nm): con il suo aiuto, i primi chip inizieranno a stampare entro la fine dell'anno, con una produzione di massa prevista nel 2022. Questa tecnologia ha lo scopo di fornire ulteriori vantaggi in termini di consumo energetico, prestazioni e densità rispetto all'N5, mantenendo gli stessi principi di progettazione, infrastruttura di progettazione e simulazioni SPICE. Nel frattempo, poiché l'N4 espande ulteriormente l'uso di strumenti di litografia ultravioletti estremi (EUV), ridurrà il numero di strati di mascheratura, fasi di produzione e quindi rischi e costi.
Nel 2022, il più grande produttore mondiale di chip a contratto lancerà anche il suo processo di produzione completamente nuovo: N3 (3 nm), che continuerà a utilizzare i transistor FinFET. Rispetto all'attuale tecnologia di processo N5, promette un aumento delle prestazioni del 10-15% (a parità di potenza e complessità) o una riduzione del 25-30% del consumo energetico (a parità di frequenza e complessità). Le nuove normative aumenteranno anche la densità dei transistor da 1,1 a 1,7 volte a seconda delle strutture (1,1X per analogico, 1,2X per SRAM, 1,7X per logica).
N3 aumenterà ulteriormente il numero di strati EUV, ma continuerà comunque a utilizzare la litografia DUV. Inoltre, poiché la tecnologia continua a utilizzare FinFET, non richiederà una nuova generazione di strumenti EDA (Electronic Design Automation) riprogettati da zero e lo sviluppo di chip completamente nuovi, il che potrebbe essere un vantaggio competitivo rispetto alle tane 3GAE basate su GAAFET / MBCFET di Samsung. La produzione rischiosa è prevista per il 2021 e la produzione di massa per la seconda metà del 2022.
La struttura dei transistor GAAFET (gate-all-around FET) è ancora nei piani di sviluppo di TSMC. Si prevede che la società utilizzerà il nuovo tipo di transistor nella prossima importante tecnologia di processo dopo N3 (presumibilmente N2, 2 nm).
2021-04-27 16:23:35
Autore: Vitalii Babkin