TSMCは、500近くの顧客を抱える世界最大の契約チップメーカーです。同社は、ほぼすべての要件を持つほぼすべてのクライアントにサービスを提供できます。同時に、機能とテクノロジーの両方の点で、すべての競合他社よりも進んでいる必要があります。 TSMCの生産量は、今後数年間で誰もが異議を唱える可能性は低いです。高度な基準N2、N3、N4を習得することに関しても、同社は計画通りに進んでいます。
TSMCは、今年初めに2021年の設備投資予算を250〜280億ドルに大幅に増やし、製造、研究開発に1,000億ドルを費やすという、3年間の計画の一環として、さらに約300億ドルに増やしました。
今年のTSMCの300億ドルの予算の約80％は、3 nm、4/5 nm、6 / 7nmなどの高度なテクノロジーの容量拡張に費やされます。チャイナ・ルネッサンス・セキュリティーズのアナリストは、高額料金のために確保された資金のほとんどは、年末までにN5の容量を月額110,000〜120,000シリコンウェーハ（WSPM）に拡張するために使用されると考えています。
TSMCは、2020年半ばにN5（5nm）テクノロジーを使用した大量生産（HVM）チップを開始した最初の企業です。当初、これらのサービスを使用したのはAppleとHuaweiHiSiliconの2社のみでした。後者の配信は9月14日に終了し、Appleはすべての最先端の容量を残しました。今では、ますます多くの顧客がN5規格に従ってチップの印刷を開始する準備ができているため、この技術プロセスの実装が増えています。 TSMCによると、ほんの数か月前に予想されていたよりも多くの顧客がN5ファミリ（N5、N5P、N4を含む）のテクノロジを使用することを計画しています。
製造業者は、2021年の終わりまでに、N5がシリコンウェーハの生産からのすべての収益の約20％をもたらすと予測しています。 TSMCは、同様の段階で7nmに比べて、5nmおよび3nmの基準に対して顧客からより多くの関心を集めています。同社は、スマートフォンと高性能ソリューションにより、N5の需要は近い将来にのみ成長すると予想しています。
TSMC N5への関心は驚くべきことではありません。チャイナルネッサンスのアナリストは、プロセス技術が1平方ミリメートルあたり約1億7000万個のトランジスタ（MTP / mm2）を提供できると計算しました。これらはこれまでで最も高い密度率です。比較のために：Samsung5LPEは約125-130MTP / mm2の密度を誇っていますが、Intelの10nm標準は約100 MTP / mm2です。
今後数週間で、TSMCはN5Pと呼ばれる5nmテクノロジーの改良版を使用してチップの製造を開始する予定です。これにより、周波数が最大5％増加するか、消費電力が最大10％削減されます（同じ結晶の複雑さに対して）。このテクノロジーは、エンジニアリングリソースへの多額の投資や、より長い設計サイクル時間を必要としないため、すでにN5チップをお持ちのTSMCのお客様は、N5Pで印刷できます。
TSMCのN5テクノロジーファミリーには、N4（4nm）プロセステクノロジーも含まれています。その助けを借りて、最初のチップは今年後半に印刷を開始し、2022年に大量生産が予定されています。このテクノロジーは、同じ設計原理、設計インフラストラクチャ、およびSPICEシミュレーションを維持しながら、N5に比べて消費電力、パフォーマンス、および密度の点で追加の利点を提供することを目的としています。一方、N4が極紫外線（EUV）リソグラフィツールの使用をさらに拡大するにつれて、マスキング層の数、製造ステップ、したがってリスクとコストが削減されます。
2022年には、世界最大の契約チップメーカーも、まったく新しい製造プロセスであるN3（3 nm）を開始し、FinFETトランジスタを引き続き使用します。現在のN5プロセステクノロジと比較すると、パフォーマンスが10〜15％向上し（同じ電力と複雑さで）、消費電力が25〜30％減少します（同じ周波数と複雑さで）。新しい規制では、構造に応じてトランジスタの密度も1.1〜1.7倍に増加します（アナログの場合は1.1倍、SRAMの場合は1.2倍、ロジックの場合は1.7倍）。
N3はEUV層の数をさらに増やしますが、引き続きDUVリソグラフィを使用します。さらに、このテクノロジーは引き続きFinFETを使用しているため、ゼロから再設計された新世代の電子設計自動化（EDA）ツールや、まったく新しいチップの開発は必要ありません。サムスンのGAAFET / MBCFET。リスクの高い生産は2021年に、大量生産は2022年後半に計画されています。
GAAFET（ゲートオールアラウンドFET）トランジスタの構造は、TSMCの開発計画にまだあります。同社は、N3（おそらくN2、2 nm）に続く次の重要なプロセス技術で新しい種類のトランジスタを使用することが期待されています。
2021-04-27 16:23:35
著者: Vitalii Babkin