TSMC est le plus grand fabricant de puces sous contrat au monde avec près de 500 clients. L'entreprise peut servir presque tous les clients avec presque toutes les exigences. Dans le même temps, il doit être en avance sur tous ses concurrents tant en termes de capacités que de technologie. Il est peu probable que les volumes de production de TSMC soient contestés par qui que ce soit dans les années à venir. En ce qui concerne la maîtrise des normes avancées N2, N3 et N4, l'entreprise se déroule également comme prévu.
TSMC a considérablement augmenté son budget d'investissement pour 2021 plus tôt cette année à 25-28 milliards de dollars, et l'a maintenant encore augmenté à environ 30 milliards de dollars dans le cadre de son plan triennal visant à dépenser 100 milliards de dollars dans la fabrication, la recherche et le développement.
Environ 80% du budget de 30 milliards de dollars de TSMC cette année sera consacré à l'expansion des capacités pour des technologies avancées telles que 3 nm, 4/5 nm et 6/7 nm. Les analystes de China Renaissance Securities estiment que la majeure partie de l'argent mis de côté pour les taux avancés sera utilisée pour étendre la capacité du N5 à 110 000-120 000 tranches de silicium par mois (WSPM) d'ici la fin de l'année.
TSMC a été la première entreprise à lancer des puces de production à haut volume (HVM) utilisant la technologie N5 (5 nm) à la mi-2020. Au départ, seules deux entreprises utilisaient ces services - Apple et Huawei HiSilicon. Les livraisons pour ce dernier ont pris fin le 14 septembre, laissant à Apple toute la capacité de pointe. À l'heure actuelle, de plus en plus de clients sont prêts à commencer à imprimer des puces selon les normes N5, de sorte que la mise en œuvre de ce processus technique augmente. TSMC indique que davantage de clients prévoient d'utiliser des technologies de la famille N5 (y compris N5, N5P et N4) que prévu il y a quelques mois à peine.
Le fabricant prévoit que d'ici la fin de 2021, N5 lui rapportera environ 20% de tous les revenus issus de la production de plaquettes de silicium. TSMC voit plus d'intérêt de la part des clients pour les normes 5 nm et 3 nm que pour 7 nm à un stade similaire. La société s'attend à ce que la demande pour le N5 n'augmente que dans un proche avenir en raison des smartphones et des solutions hautes performances.
L'intérêt pour TSMC N5 n'est pas surprenant: les analystes de China Renaissance ont calculé que la technologie des procédés peut offrir environ 170 millions de transistors par millimètre carré (MTP / mm2) - ce sont les taux de densité les plus élevés à ce jour. À titre de comparaison: Samsung 5LPE affiche une densité d'environ 125-130 MTP / mm2, tandis que la norme 10 nm d'Intel est d'environ 100 MTP / mm2.
Dans les semaines à venir, TSMC devrait commencer à fabriquer des puces en utilisant une version améliorée de sa technologie 5 nm appelée N5P, qui promet d'augmenter la fréquence jusqu'à 5% ou de réduire la consommation d'énergie jusqu'à 10% (pour la même complexité de cristal). La technologie ne nécessite pas d'investissements importants en ressources d'ingénierie ni de temps de cycle de conception plus longs, de sorte que tout client TSMC qui possède déjà des puces N5 peut imprimer avec N5P.
La famille de technologies N5 de TSMC comprend également la technologie de processus N4 (4 nm) - avec son aide, les premières puces commenceront à être imprimées plus tard cette année, avec une production de masse prévue en 2022. Cette technologie est destinée à offrir des avantages supplémentaires en termes de consommation d'énergie, de performances et de densité sur le N5, tout en conservant les mêmes principes de conception, infrastructure de conception et simulations SPICE. Pendant ce temps, alors que le N4 étend encore plus l'utilisation des outils de lithographie ultraviolets extrêmes (EUV), il réduira le nombre de couches de masquage, les étapes de production et donc les risques et les coûts.
En 2022, le plus grand fabricant de puces sous contrat au monde lancera également son tout nouveau processus de fabrication - N3 (3 nm), qui continuera à utiliser des transistors FinFET. Par rapport à la technologie de processus N5 actuelle, il promet une augmentation des performances de 10 à 15% (à la même puissance et complexité) ou une diminution de 25 à 30% de la consommation d'énergie (à la même fréquence et complexité). La nouvelle réglementation augmentera également la densité des transistors de 1,1 à 1,7 fois selon les structures (1,1X pour l'analogique, 1,2X pour la SRAM, 1,7X pour la logique).
N3 augmentera encore le nombre de couches EUV, mais continuera à utiliser la lithographie DUV. De plus, comme la technologie continue d'utiliser les FinFET, elle ne nécessitera pas une nouvelle génération d'outils d'automatisation de conception électronique (EDA) repensée à partir de zéro et le développement de puces entièrement nouvelles, ce qui pourrait être un avantage concurrentiel par rapport aux terriers 3GAE basés sur GAAFET / MBCFET de Samsung. Une production risquée est prévue pour 2021 et une production de masse pour le second semestre 2022.
La structure des transistors GAAFET (gate-all-around FET) est toujours dans les plans de développement de TSMC. On s'attend à ce que la société utilise le nouveau type de transistors dans la prochaine technologie de processus importante après N3 (vraisemblablement N2, 2 nm).
2021-04-27 16:23:35
Auteur: Vitalii Babkin