A TSMC é a maior fabricante mundial de chips contratados, com cerca de 500 clientes. A empresa pode atender quase todos os clientes com quase todos os requisitos. Ao mesmo tempo, deve estar à frente de todos os concorrentes em termos de recursos e tecnologia. Os volumes de produção da TSMC provavelmente não serão contestados por ninguém nos próximos anos. No que diz respeito ao domínio das normas avançadas N2, N3 e N4, a empresa também está indo de acordo com o planejado.
A TSMC aumentou significativamente seu orçamento capex de 2021 no início deste ano para US $ 25-28 bilhões, e agora aumentou ainda mais para cerca de US $ 30 bilhões como parte de seu plano de três anos para gastar US $ 100 bilhões em manufatura, pesquisa e desenvolvimento.
Cerca de 80% do orçamento de $ 30 bilhões da TSMC este ano será gasto na expansão de capacidades para tecnologias avançadas, como 3nm, 4 / 5nm e 6 / 7nm. Analistas da China Renaissance Securities acreditam que a maior parte do dinheiro reservado para taxas avançadas será usada para expandir a capacidade do N5 para 110.000-120.000 pastilhas de silício por mês (WSPM) até o final do ano.
A TSMC foi a primeira empresa a iniciar chips de produção de alto volume (HVM) usando a tecnologia N5 (5 nm) em meados de 2020. Inicialmente, apenas duas empresas usavam esses serviços - Apple e Huawei HiSilicon. As entregas para este último terminaram no dia 14 de setembro, deixando a Apple com toda a capacidade de ponta. Agora, mais e mais clientes estão prontos para começar a imprimir chips de acordo com os padrões N5, então a implementação desse processo técnico está aumentando. A TSMC diz que mais clientes estão planejando usar tecnologias da família N5 (incluindo N5, N5P e N4) do que o esperado há apenas alguns meses.
A fabricante prevê que, até o final de 2021, a N5 trará cerca de 20% de todo o faturamento com a produção de wafers de silício. A TSMC está vendo mais interesse dos clientes pelas normas de 5 nm e 3 nm do que havia por 7 nm em um estágio semelhante. A empresa espera que a demanda pelo N5 só cresça em um futuro próximo devido aos smartphones e soluções de alto desempenho.
O interesse no TSMC N5 não é surpreendente: analistas da China Renaissance calcularam que a tecnologia de processo pode oferecer cerca de 170 milhões de transistores por milímetro quadrado (MTP / mm2) - essas são as taxas de densidade mais altas até hoje. Para comparação: Samsung 5LPE possui uma densidade de cerca de 125-130 MTP / mm2, enquanto a norma de 10nm da Intel é de cerca de 100 MTP / mm2.
Nas próximas semanas, a TSMC deve começar a fabricar chips usando uma versão aprimorada de sua tecnologia de 5 nm chamada N5P, que promete aumentar a frequência em até 5% ou reduzir o consumo de energia em até 10% (para a mesma complexidade de cristal). A tecnologia não requer um investimento significativo em recursos de engenharia ou tempos de ciclo de design mais longos, portanto, qualquer cliente TSMC que já tenha chips N5 pode imprimir com N5P.
A família de tecnologias N5 da TSMC também inclui a tecnologia de processo N4 (4nm) - com sua ajuda, os primeiros chips começarão a ser impressos ainda este ano, com produção em massa prevista para 2022. Essa tecnologia se destina a fornecer benefícios adicionais em termos de consumo de energia, desempenho e densidade em relação ao N5, enquanto mantém os mesmos princípios de design, infraestrutura de design e simulações SPICE. Enquanto isso, conforme o N4 expande o uso de ferramentas de litografia ultravioleta extrema (EUV) ainda mais, ele reduzirá o número de camadas de mascaramento, etapas de produção e, portanto, riscos e custos.
Em 2022, o maior fabricante mundial de chips contratados também lançará seu processo de fabricação completamente novo - N3 (3 nm), que continuará a usar transistores FinFET. Em comparação com a tecnologia de processo N5 atual, ela promete um aumento de desempenho de 10-15% (na mesma potência e complexidade) ou uma redução de 25-30% no consumo de energia (na mesma frequência e complexidade). Os novos regulamentos também aumentarão a densidade dos transistores de 1,1 a 1,7 vezes, dependendo das estruturas (1,1X para analógico, 1,2X para SRAM, 1,7X para lógica).
O N3 aumentará ainda mais o número de camadas EUV, mas ainda continuará a usar a litografia DUV. Além disso, como a tecnologia continua a usar FinFETs, ela não exigirá uma nova geração de ferramentas de automação de projeto eletrônico (EDA) redesenhadas do zero e o desenvolvimento de chips inteiramente novos, o que poderia ser uma vantagem competitiva sobre as tocas 3GAE baseadas em GAAFET / MBCFETs da Samsung. A produção arriscada está planejada para 2021 e a produção em massa para o segundo semestre de 2022.
A estrutura dos transistores GAAFET (gate-all-around FET) ainda está nos planos de desenvolvimento da TSMC. Espera-se que a empresa use o novo tipo de transistores na próxima tecnologia de processo importante depois do N3 (presumivelmente N2, 2 nm).
2021-04-27 16:23:35
Autor: Vitalii Babkin