TSMC ist mit fast 500 Kunden der weltweit größte Hersteller von Vertragschips. Das Unternehmen kann nahezu jeden Kunden mit nahezu allen Anforderungen bedienen. Gleichzeitig muss es allen Wettbewerbern in Bezug auf Fähigkeiten und Technologie voraus sein. Es ist unwahrscheinlich, dass das Produktionsvolumen von TSMC in den kommenden Jahren von irgendjemandem bestritten wird. Auch bei der Beherrschung der fortgeschrittenen Normen N2, N3 und N4 verläuft das Unternehmen nach Plan.
TSMC hat sein Investitionsbudget für 2021 zu Beginn dieses Jahres erheblich auf 25 bis 28 Milliarden US-Dollar erhöht und es nun im Rahmen seines Dreijahresplans, 100 Milliarden US-Dollar für Herstellung, Forschung und Entwicklung auszugeben, weiter auf rund 30 Milliarden US-Dollar erhöht.
Etwa 80% des 30-Milliarden-Dollar-Budgets von TSMC in diesem Jahr werden für den Ausbau der Kapazitäten für fortschrittliche Technologien wie 3 nm, 4 / 5nm und 6 / 7nm ausgegeben. Analysten von China Renaissance Securities gehen davon aus, dass das meiste Geld, das für höhere Zinssätze vorgesehen ist, verwendet wird, um die Kapazität des N5 bis Ende des Jahres auf 110.000 bis 120.000 Siliziumwafer pro Monat (WSPM) zu erweitern.
TSMC war das erste Unternehmen, das Mitte 2020 HVM-Chips (High Volume Production) mit N5-Technologie (5 nm) auf den Markt brachte. Anfangs nutzten nur zwei Unternehmen diese Dienste - Apple und Huawei HiSilicon. Die Auslieferung für letztere endete am 14. September und Apple verfügte über die gesamte Kapazität. Mittlerweile sind immer mehr Kunden bereit, Chips nach N5-Standards zu drucken, sodass die Implementierung dieses technischen Prozesses zunimmt. Laut TSMC planen mehr Kunden den Einsatz von Technologien aus der N5-Familie (einschließlich N5, N5P und N4) als noch vor wenigen Monaten erwartet.
Der Hersteller prognostiziert, dass N5 bis Ende 2021 etwa 20% aller Einnahmen aus der Herstellung von Siliziumwafern erzielen wird. TSMC sieht bei Kunden ein größeres Interesse an 5-nm- und 3-nm-Normen als an 7-nm-Normen in einem ähnlichen Stadium. Das Unternehmen geht davon aus, dass die Nachfrage nach dem N5 aufgrund von Smartphones und Hochleistungslösungen erst in naher Zukunft steigen wird.
Das Interesse an TSMC N5 ist nicht überraschend: Analysten aus China Renaissance haben berechnet, dass die Prozesstechnologie etwa 170 Millionen Transistoren pro Quadratmillimeter (MTP / mm2) bieten kann - dies sind die bislang höchsten Dichteraten. Zum Vergleich: Samsung 5LPE weist eine Dichte von etwa 125-130 MTP / mm2 auf, während Intels 10-nm-Norm etwa 100 MTP / mm2 beträgt.
In den kommenden Wochen wird TSMC mit der Herstellung von Chips unter Verwendung einer verbesserten Version seiner 5-nm-Technologie namens N5P beginnen, die verspricht, die Frequenz um bis zu 5% zu erhöhen oder den Stromverbrauch um bis zu 10% zu senken (bei gleicher Kristallkomplexität). Die Technologie erfordert keine nennenswerten Investitionen in technische Ressourcen oder längere Entwurfszykluszeiten, sodass jeder TSMC-Kunde, der bereits über N5-Chips verfügt, mit N5P drucken kann.
Die N5-Technologiefamilie von TSMC umfasst auch die N4-Prozesstechnologie (4 nm). Mit ihrer Hilfe werden die ersten Chips später in diesem Jahr gedruckt. Die Massenproduktion wird für 2022 erwartet. Diese Technologie soll zusätzliche Vorteile in Bezug auf Stromverbrauch, Leistung und Dichte gegenüber dem N5 bieten, während dieselben Entwurfsprinzipien, Entwurfsinfrastrukturen und SPICE-Simulationen beibehalten werden. Da der N4 den Einsatz von Lithographie-Werkzeugen für extremes Ultraviolett (EUV) noch weiter ausweitet, werden die Anzahl der Maskierungsschichten, die Produktionsschritte und damit die Risiken und Kosten reduziert.
Im Jahr 2022 wird der weltweit größte Hersteller von Auftragschips auch sein völlig neues Herstellungsverfahren einführen - N3 (3 nm), bei dem weiterhin FinFET-Transistoren verwendet werden. Im Vergleich zur aktuellen N5-Prozesstechnologie verspricht sie eine Leistungssteigerung von 10-15% (bei gleicher Leistung und Komplexität) oder eine Verringerung des Stromverbrauchs um 25-30% (bei gleicher Frequenz und Komplexität). Die neuen Vorschriften werden auch die Dichte von Transistoren je nach Struktur um das 1,1- bis 1,7-fache erhöhen (1,1-fach für analog, 1,2-fach für SRAM, 1,7-fach für Logik).
N3 wird die Anzahl der EUV-Schichten weiter erhöhen, aber weiterhin die DUV-Lithographie verwenden. Da die Technologie weiterhin FinFETs verwendet, ist keine neue Generation von EDA-Tools (Electronic Design Automation) erforderlich, die von Grund auf neu entwickelt wurden, und die Entwicklung völlig neuer Chips, die einen Wettbewerbsvorteil gegenüber 3GAE-Bohrlöchern darstellen könnten GAAFET / MBCFETs von Samsung. Eine riskante Produktion ist für 2021 und eine Massenproduktion für die zweite Hälfte des Jahres 2022 geplant.
Die Struktur von GAAFET-Transistoren (Gate-All-Around-FET) befindet sich noch in den Entwicklungsplänen von TSMC. Es wird erwartet, dass das Unternehmen die neue Art von Transistoren in der nächsten wichtigen Prozesstechnologie nach N3 (vermutlich N2, 2 nm) einsetzen wird.
2021-04-27 16:23:35
Autor: Vitalii Babkin