Rambus がサーバー チップ用の PCIe 6.0 ブロックを発表

Rambus は、サーバー SoC と AI チップを対象とする PCI Express (PCIe) 6.0 ソリューションの提供を発表しました。発表されたソリューションには、PHY チップとコントローラが含まれています。 Rambus PCIe 6.0 インターフェイスは、異種コンピューティング アーキテクチャのニーズを満たすように完全に最適化されていると言われています。 CXL 3.0 のサポートと、PCIe 5.0、4.0、および 3.0/3.1 との下位互換性について言及されています。

Rambus PCIe 6.0 コントローラーには、PCIe レーンを監視して物理的な攻撃から保護する IDE (Integrity and Data Encryption) エンジンが含まれています。インターフェイスと FEC エラー訂正技術の効率を改善するためのさまざまなメカニズムを実装しました。 PHY 側で CXL 3.0 を完全にサポートすることで、改善されたメモリ プール機能、高度なコヒーレンス モード、およびマルチレイヤ スイッチングが提供されます。

「AI、機械学習、およびデータ集約型ワークロードの急速な進化により、データセンター アーキテクチャの継続的な進化が促進され、これまで以上に高いパフォーマンスが要求されます。 Rambus PCIe 6.0 サブシステムは、レイテンシ、電力、フットプリント、およびセキュリティの面で、次世代データ センターのニーズを満たすことができます」と Rambus は述べています。

著者: Vitalii Babkin