半導体チップ デザイナーの Alphawave は、TSMC の改良された 3nm N3E プロセスを使用して業界初のプロトタイプ チップを製造したと発表しました。テストサンプルは、必要なすべてのテストに合格したことに注意してください。
Alphawave 向けに、ZeusCORE100 1-112Gbps NRZ/PAM4 Serialiser-Deserialiser (SerDes) サンプル チップがリリースされました。これは、シリアル インターフェイスとパラレル インターフェイスの間でデータを双方向に変換するために高速通信で一般的に使用される機能ブロックのペアです。 800G イーサネット、OIF 112G-CEI、PCIe 6.0、CXL3.0 など、さまざまな新しいインターフェイス規格をサポートしていることに注意してください。このようなチップは、主にサーバーシステムの通信に使用されます。
TSMC は、2 ～ 3 年以内に 3nm プロセスの 5 つのバリエーションを導入する予定です。 N3 プロセスの通常バージョンは、Apple などの契約チップ メーカーの主要な顧客によって使用されます。第 2 世代の 3nm プロセス技術 (N3E) の導入により、超小型回路の生産を加速および増加させ、その性能とエネルギー効率を向上させることが計画されています。
高度な 3nm N3E プロセスに基づくチップは、標準の N3 プロセスに基づくチップと比較してより広く使用されると予想されますが、N3E プロセスに基づくチップの大量生産の開始は 2023 年半ばまで期待されていません。つまり、 N3Eプロセスによるチップの量産開始から約1年 N3によるチップ生産。
N3E規格に準拠したチップの大量生産への移行後、TSMCはN3PおよびN3S製造プロセスに基づくチップの生産に移行する予定です。これは、さまざまなクラスのアプリケーション向けにN3Eを最適化するためのオプションとなります。 N3P は高性能チップに焦点を当てていますが、N3S はトランジスタ密度を高めたエネルギー効率の高いチップに焦点を当てています。どちらの技術プロセスも 2024 年に予定されています。同社が半導体標準の次の段階をマスターし始める2025年までに、別の3nmクラスのプロセス技術であるN3Xが登場します。それに基づいて、高性能プロセッサが製造されます。そのためには、高い動作電流の使用と、増加したクロック周波数での長期動作が重要です。
2022-10-26 14:21:19
著者: Vitalii Babkin