プログラマブルロジック回路（FPGA）アクセラレータは、特殊なASICとGPUなどのより汎用的なチップの間のニッチを占めています。この分野は活発に発展し続けています。 SC21カンファレンスで、主要なFPGAチップ開発者であるザイリンクスは、最も強力なアクセラレータである4,395ドルのAlveoU55Cを発表しました。
特殊なシリコンが経済的であるが非常に柔軟性がなく、NVIDIA A100のようなソリューションは、その汎用性のためにすべてにおいて効率的ではない場合、FPGAは高度な柔軟性を備えていると同時に、開発者を可能にするのに十分な経済性とエネルギー効率を備えています。多くのタスクにおけるデータセンターとスーパーコンピューター、およびクラウドプロバイダーの数。サービスはそれらに最大限の注意を払いました。これらのセグメントのザイリンクスAlveoシリーズのアクセラレータは非常に人気がありますが、最近までのすべてのFPGAの利点に対する「見返り」は、開発が非常に複雑でした。
現在のSC21会議で、同社はAlveoシリーズの中で最も強力なアクセラレータであるAlveoU55Cを発表しました。これは、TDP制限が150Wのより短いフルハイトのシングルスロットボードであり、開発者に130万以上のLUT、260万以上のレジスタ、9024のDSP、および460GB /秒の16GBのHBM2メモリを提供できます。帯域幅。ホストシステムに接続するには、PCIe x16インターフェイスを使用します。これは3.0モードまたは4.0モードのいずれかで動作できますが、2つのx8インターフェイスとして動作します。ネットワーク部分は、2つのQSFP28ポート（100 Gbps）で表されます。
新しいアクセラレータの開発は、ユニバーサルソフトウェアプラットフォームのザイリンクスVitisに基づいており、低レベルのハードウェア記述言語に関する深い知識は必要ありません。ノベルティは主にデータセンターとHPC市場を対象としているため、RoCEやMPIなどがサポートされています。ザイリンクスは、新しいAlveo U55Cアクセラレータが最高のパフォーマンス対価格比を提供するのは、コンピューティングワークロードにあると述べています。すでに述べたように、これには比較的低レベルの消費電力が追加されます-通常の条件では115Wです。
Alveo U55Cは、15 Tbit / sのデータトラフィックを処理できるこれらの加速器の420を搭載したSquareKilometerArrayのCSIRO電波天文学者によってすでに使用されています。自動車メーカーもこの目新しさに興味を持っています。AnsysLS-DYNAでの衝突シミュレーションに最適です。また、分析プラットフォームの開発者であるTigerGraphは、Alveo U55Cを使用してリクエストの実行を高速化します。応答時間は、分（CPUの場合）からミリ秒（FPGAの場合）に短縮されました。
2021-11-16 16:38:46
著者: Vitalii Babkin