サンフランシスコで開催されたIEDM会議で、IBMとSamsungは、チップ内にトランジスタを垂直に配置するための新しい設計を発表しました。垂直輸送電界効果トランジスタ（VTFET）テクノロジは、同等のサイズの従来のチップと比較して、パフォーマンスを大幅に向上させるか、チップの消費電力を削減することができます。
最新のプロセッサやチップセットでは、トランジスタは水平面内のシリコンウェーハに適用されます。逆に、VTFETを使用する場合、トランジスタは垂直に配置されます。
開発者によると、この種の開発には2つの利点があります。まず、ムーアの法則によって現在の技術に課せられた制限の多くが回避されます。第二に、新しい設計は、より効率的なエネルギーの方向転換により、電気的損失を低減します。開発会社の見積もりによると、これにより、FinFETテクノロジーを使用して作成された同様の半導体よりも2倍高速であるか、85％少ないエネルギーを使用するチップを作成できます。
IBMとSamsungによると、ある日、このような技術プロセスを使用することで、充電せずに1週間動作したり、暗号化などのエネルギーを大量に消費するタスクを実行したりできるスマートフォンをリリースできるようになります。環境。
IBMとSamsungは、いつ新しいデザインを商品化するつもりかについては述べていません。既存の制限を克服しようとしているのはこれらの企業だけではありません。 7月、Intelは、2024年までにナノスケールを超え、新しいタイプのRibbonFETトランジスタを使用してオングストロームクラスのIntel20Aプロセスに従ってチップを構築できるトランジスタレイアウトオプションの作成を発表しました。
2021-12-13 19:25:40
著者: Vitalii Babkin