샌프란시스코에서 열린 IEDM 회의에서 IBM과 삼성은 칩에 트랜지스터를 수직으로 배치하는 새로운 디자인을 공개했습니다. VTFET(수직 전송 전계 효과 트랜지스터) 기술은 비슷한 크기의 기존 칩에 비해 성능을 크게 향상시키거나 칩의 전력 소비를 줄일 수 있습니다.
최신 프로세서 및 칩셋에서 트랜지스터는 수평면의 실리콘 웨이퍼에 적용됩니다. 반대로 VTFET를 사용하는 경우 트랜지스터는 수직으로 배열됩니다.
개발자에 따르면 이러한 종류의 개발에는 두 가지 이점이 있습니다. 첫째, 무어의 법칙에 의해 현재 기술에 부과된 많은 제한이 우회됩니다. 둘째, 새로운 디자인은 보다 효율적인 에너지 리디렉션으로 인해 전기 손실을 낮춥니다. 개발 회사의 추정에 따르면 FinFET 기술을 사용하여 만든 유사한 반도체보다 2배 더 빠르거나 85% 적은 에너지를 사용하는 칩을 만들 수 있습니다.
IBM과 삼성에 따르면 언젠가는 이러한 기술 프로세스를 사용하면 에너지 소비가 적고 손상이 적은 스마트폰을 출시할 수 있을 것이라고 합니다. 환경.
IBM과 삼성은 새로운 디자인을 언제 상용화할지 밝히지 않았다. 기존의 한계를 극복하려는 기업은 이뿐만이 아닙니다. 7월에 Intel은 2024년까지 나노 규모를 넘어 새로운 유형의 RibbonFET 트랜지스터를 사용하는 Angstrom급 Intel 20A 프로세스에 따라 칩을 구축할 수 있는 트랜지스터 레이아웃 옵션을 만들겠다고 발표했습니다.
2021-12-13 19:25:40
작가: Vitalii Babkin