Die PCI-SIG, die für die Entwicklung von PCI-basierten Datenübertragungsstandards verantwortlich ist, gab die Verabschiedung der endgültigen Spezifikationen für den PCIe 6.0-Standard bekannt.
Der neue Standard wurde weniger als drei Jahre nach der Einführung des aktuellen PCIe 5.0-Standards verabschiedet und ist der nächste Schritt in der Entwicklung von Schnittstellen für High Performance Computing (HPC)-Systeme, Rechenzentren, KI und maschinelles Lernen, Automobil, Internet der Dinge , Militär- und Raumfahrtentwicklungen.
Verdoppelung der Bandbreite über PCIe 5.0 von 32 auf 64 GT/s (Gigatransaktionen pro Sekunde). In einer Konfiguration von 16 PCIe 5.0-Lanes werden bis zu 256 GB an Informationen pro Sekunde bereitgestellt; Verwendung einer Codierung basierend auf einem Flusskontrollblock (Flit) fester Größe, der ein vereinfachtes Vorwärtsfehlerkorrektursystem (FEC) mit niedriger Latenzzeit, ein Übertragungsschema mit Pulsamplitudenmodulation (PAM4) und eine CRC (Cyclic Redundancy Check) ermöglicht Algorithmus, der auf die Datenintegrität angewendet werden soll, ohne die Latenz zu beeinträchtigen; Abwärtskompatibel mit allen früheren Generationen von PCIe-Standards.
Die ersten kommerziellen PCIe 6.0-basierten Produkte werden voraussichtlich 2023-2024 auf den Markt kommen.
2022-01-11 23:26:49
Autor: Vitalii Babkin