Europa wird 270 Millionen Euro für die Entwicklung des RISC-V-Ökosystems bereitstellen

EuroHPC JU kündigte seine Absicht an, einen Wettbewerb zur Finanzierung von Projekten im Bereich der Erstellung von HPC-Systemen auf Basis der RISC-V-Architektur durchzuführen. Vorschläge werden vom 26. Januar bis 4. April 2023 angenommen.

Die Europäische Union plant, 270 Millionen Euro für die Entwicklung des RISC-V-Ökosystems bereitzustellen. Es geht sowohl um Hardwarelösungen als auch um begleitende Software. Insbesondere wird ein auf Chiplets basierender Ansatz untersucht: Dies ermöglicht die Verwendung von RISC-V-Prozessoren in einem Paar mit Beschleunigern im selben Chipgehäuse.

Die Initiative zielt darauf ab, Europas Abhängigkeit von Produkten mit x86- und ARM-Architekturen zu verringern. Anfang 2022 gab das Konsortium EuroHPC JU die Bereitstellung von 141 Millionen Euro für die Entwicklung eigener CPUs, Beschleuniger und Supercomputer bekannt. Es umfasste Lösungen auf Basis von RISC-V. In der Europäischen Union wurde bereits ein Gesetz über Chips verabschiedet, das auf die Bildung eines neuen Ökosystems für die Herstellung von Mikroschaltungen abzielt: Das Dokument enthält wiederholt Verweise auf die RISC-V-Architektur.

Wissenschaftliche Einrichtungen in Europa haben experimentelle Systeme auf der Grundlage von RISC-V entwickelt. Benutzer können beispielsweise auf die SUPER-V-Plattformen des Barcelona Supercomputing Centre (BSC) und ExCALIBUR an der Universität Edinburgh zugreifen. Und die europäische Prozessorinitiative hat RISC-V-Beschleuniger für maschinelles Lernen entwickelt, die in den kommenden Jahren auf Exaflop-Supercomputern erscheinen werden. BSC und Intel entwickeln gemeinsam einen Supercomputer-Chip mit RISC-V-Architektur.

Generell wächst das Interesse an RISC-V seitens der IT-Unternehmen rasant. In letzter Zeit haben mehrere Entwickler Lösungen in diesem Bereich vorgestellt. So kündigte Ventana Micro Systems eine ganze Familie von Hochleistungsprozessoren an, deren erster der Veyron v1-Chip war. MIPS verfügt über einen leistungsstarken eVocore P8700-Kern auf Basis von RISC-V und SiFive über einen Performance p670-Kern. Das Unternehmen Andes stellte die RISC-V-Chips AndesCore AX60 für KI, 5G und Rechenzentren vor.

Autor: Vitalii Babkin