Intelは、第2世代のニューロモルフィックチップであるLoihiIIを発表しました。概念的にもアーキテクチャ的にも、新しいチップは全体として、4年前に発表された第1世代を繰り返しますが、技術的およびソフトウェア的に多くの改善が加えられています。しかし、さらに興味深いことに、まだ研究開発と見なされているLoihi IIのリリースにより、同社はこのソリューションの限定的な商業化に向けた第一歩を踏み出す準備ができています。
神経細胞学的アプローチの枠組みの中で、研究者はハードウェアでさまざまな精度で、脳の根底にあるメカニズムを再現しようとしています。これは一見非常に単純です。信号は、密に編まれた時間変化に沿って非同期かつ並列に伝播します。外部イベントへの応答としてのニューロンのネットワーク。
従来の「ハードウェア」のフレームワーク内でこれを繰り返す試みは、ニューラルネットワークで誰も驚かないので、非常に成功したと見なすことができます。ただし、そのようなネットワークでは、脳がその場で学習する一方で、事前にラベル付けされたデータに関する費用のかかる予備トレーニングが必要です。また、モデルの複雑さが増すにつれて、エネルギー効率の問題が発生し、トレーニングだけでなく実行も問題になります。
Cerebras WSE-2は、今日の古典的なAIアクセラレータの「進化の頂点」と見なすことができます。シリコンウェーハのサイズのチップには85万コアが含まれ、15kWを消費します。しかし、これだけでは十分ではありません。開発者自身によると、人間の脳に匹敵する規模のAIモデルを処理できるのはそのようなチップのクラスターだけです。そして、これらすべての制限は、正確にニューロモルフィックシステムを排除することを目的としています。
Loihi IIは、現在開発中のIntelのEUV4プロセス技術を使用して製造されています。チップの面積は31mm2で、23億個のトランジスタが含まれており、1つのコアの面積は0.21 mm2です。つまり、密度は第1世代に比べてほぼ2倍になっています。チップにはまだ128個のニューラルコアが含まれていますが、使用可能なニューロンの数は128千から100万に増加しました。コアあたりのメモリ量は208KBから192KBにわずかに減少しましたが、メモリバンクをニューロン間でより柔軟に分散できるようになりました。とシナプス、および圧縮により、利用可能なボリュームをさらに効率的に使用できます。
コア自体も変更されました。第1世代では、特定のインパルスニューラルネットワーク用に最適化されていましたが、現在、各コアには独自のプログラム可能なパイプラインがあり、チップレベルのモデル自体はマイクロコードによって設定されています。さらに、タスクに応じて、ニューロンの状態に最大4096バイトを使用できます（以前は24バイトしかありませんでした）。チップあたりのシナプスの数は1億2800万から1200万に減少しましたが、大幅にアップグレードされました。信号のエンコードには、バイナリではなくINT32値が使用されます（はい/いいえ）。
一緒に、これはあなたが第三の要因で学習（オンザフライを含む）を使用することを可能にします。ただし、ニューロモルフィック核の命令セットはまだ単純です。これには、基本的な算術演算、シフト、分岐、メモリ/レジスタ、およびパルス処理が含まれます。コア自体は高速の8×16メッシュネットワークで接続されており、対応するタスクのハードウェアアクセラレーションを備えたさらに6つの専用コア（以前は3つしかありませんでした）がネットワーク構成、（de-）データエンコーディングおよびパルス伝送制御を担当します。
すべての革新の総合的な効果は、ロイヒIIが第1世代のロイヒよりも約1桁速いというものです。さらに、スケーラビリティが向上しました。チップ自体に最大1000コアが搭載され、それぞれに6つの専用I / Oコントローラーと4倍高速なラインがあるため、チップの3次元メッシュネットワークを形成することもできます。また、外界との通信には、標準のSPI / AER、GPIO、および1 / 2.5 / 10GbEインターフェースが利用可能になりました。
Loihi IIに基づく最初のデバイスは、ソフトウェア開発とデバッグ用のOheoGulchシングルチップカードでした。現在、Neuromorphic ResearchCloudの一部のインテルパートナーのみが利用できます。次のデバイスは、コンパクトな（4 "×4"）カポホポイントボードです。これは、すでに8つのLoihi IIチップを搭載し、イーサネットとGPIO、およびセンサーとアクチュエーターのさまざまなインターフェイスを提供します。ボードを直接接続して、計算能力を簡単に拡張できます。将来的には、さまざまなタスクのためにチップをハイブリッドSoCに統合したり、データセンター向けのソリューションを登場させたりすることが可能です。
一般に、新製品のアプリケーションとタスクの領域は、現在「古典的な」ニューラルネットワーク（エネルギー効率のために調整されている）によって提供されているものと一致します。ただし、配布用の「ハードウェア」は1つでは不十分であるため、IntelはユニバーサルオープンソースフレームワークLAVAを用意しました。これにより、特定の詳細を考慮して、ほぼすべてのハードウェアソリューション（ニューロモルフィックだけでなく）のモデルの開発と準備が統合されます。アーキテクチャ。
2021-09-30 16:20:44
著者: Vitalii Babkin