인텔은 2세대 뉴로모픽 칩인 Loihi II를 출시했습니다. 개념적, 구조적으로 새로운 칩은 전체적으로 4년 전에 발표된 1세대를 반복하지만 많은 기술 및 소프트웨어 개선 사항이 있습니다. 그러나 더 흥미롭게도 여전히 연구 개발로 간주되는 Loihi II의 출시와 함께 회사는 이 솔루션의 제한된 상업화를 위한 첫 번째 단계를 시작할 준비가 되었습니다.
뉴로모포릭 접근 방식의 틀 내에서 연구원들은 하드웨어에서 다양한 정확도로 뇌의 기본 메커니즘을 재현하려고 시도하고 있습니다. 이 메커니즘은 언뜻 보기에는 매우 간단합니다. 신호는 조밀하게 짜여진 시간 변화를 따라 비동기적으로 병렬로 전파 외부 사건에 대한 반응으로 뉴런의 네트워크.
기존의 "하드웨어" 프레임워크 내에서 이를 반복하려는 시도는 상당히 성공적인 것으로 간주될 수 있습니다. 이제 신경망을 사용하는 사람을 놀라게 하지 않을 것이기 때문입니다. 그러나 이러한 네트워크는 미리 레이블이 지정된 데이터에 대한 값비싼 예비 교육이 필요하지만 두뇌는 즉석에서 학습합니다. 그리고 모델의 복잡성이 증가함에 따라 에너지 효율성 문제가 발생하며 교육뿐만 아니라 실행도 발생합니다.
Cerebras WSE-2는 오늘날 기존 AI 가속기의 "진화의 정점"으로 간주될 수 있습니다. 실리콘 웨이퍼 크기의 칩에는 850,000개의 코어가 포함되어 있고 15kW를 소비합니다. 그러나 이것으로는 충분하지 않습니다. 개발자 자신에 따르면 그러한 칩의 클러스터만이 인간 두뇌와 비슷한 규모의 AI 모델로 작업할 수 있습니다. 그리고 이러한 모든 제한은 정확하게 뉴로모픽 시스템을 제거하기 위한 것입니다.
Loihi II는 아직 개발 중인 Intel의 EUV 4 프로세스 기술을 사용하여 제조됩니다. 칩 면적은 31mm2, 트랜지스터 23억개, 코어 1개 면적은 0.21mm2로 1세대에 비해 밀도가 거의 2배 가까이 높아졌다. 칩에는 여전히 128개의 신경 코어가 포함되어 있지만 사용 가능한 뉴런의 수는 128,000에서 100만으로 증가했습니다. 및 시냅스, 압축을 통해 사용 가능한 볼륨을 훨씬 더 효율적으로 사용할 수 있습니다.
코어 자체도 변경되었습니다. 1세대에서는 특정 임펄스 신경망에 최적화되었으며 이제 각 코어에는 자체 프로그래밍 가능한 파이프라인이 있으며 칩 수준의 모델 자체는 마이크로코드로 설정됩니다. 또한 작업에 따라 뉴런의 상태에 대해 최대 4096바이트를 사용할 수 있습니다(이전에는 24바이트만 사용). 칩당 시냅스 수는 1억 2,800만에서 1,200만으로 감소했지만 상당한 업그레이드를 받았습니다. 신호를 인코딩하는 데 바이너리(예/아니요)가 아닌 INT32 값이 사용됩니다.
이를 통해 세 번째 요소와 함께 학습(즉시 포함)을 사용할 수 있습니다. 그러나 뉴로모픽 핵의 명령어 세트는 여전히 간단합니다. 여기에는 기본 산술 연산, 시프트, 분기, 메모리/레지스터 및 펄스 처리가 포함됩니다. 코어 자체는 빠른 8 × 16 메시 네트워크로 연결되며 해당 작업의 하드웨어 가속이 있는 6개의 추가 전용 코어(이전에는 3개만 있음)가 네트워크 구성, (de-) 데이터 인코딩 및 펄스 전송 제어를 담당합니다. .
모든 혁신의 총체적 효과는 Loihi II가 1세대 Loihi보다 약 10배 더 빠릅니다. 또한 칩 자체에 최대 1000개의 코어가 있는 향상된 확장성을 얻었으며 각각에 6개의 전용 I/O 컨트롤러와 4배 더 빠른 라인 덕분에 3차원 칩 네트워크를 형성할 수도 있습니다. 그리고 외부 세계와의 통신을 위해 이제 표준 SPI/AER, GPIO 및 1/2.5/10GbE 인터페이스를 사용할 수 있습니다.
Loihi II를 기반으로 한 최초의 장치는 소프트웨어 개발 및 디버깅을 위한 Oheo Gulch 단일 칩 카드였습니다. 현재 Neuromorphic Research Cloud에서 일부 인텔 파트너만 사용할 수 있습니다. 다음 장치는 소형(4 "× 4") Kapoho Point 보드로 이미 8개의 Loihi II 칩을 탑재하고 이더넷과 GPIO는 물론 센서와 액추에이터를 위한 다양한 인터페이스를 제공합니다. 보드를 서로 직접 연결하여 컴퓨팅 성능을 쉽게 확장할 수 있습니다. 미래에는 데이터 센터를 위한 솔루션의 출현뿐만 아니라 다양한 작업을 위해 칩을 하이브리드 SoC에 통합하는 것이 가능합니다.
일반적으로 신제품의 적용 및 작업 영역은 현재 "고전적인" 신경망(에너지 효율성을 위해 조정됨)이 제공하는 영역과 일치합니다. 그러나 배포를 위한 하나의 "하드웨어"로는 충분하지 않으므로 인텔은 범용 오픈 소스 프레임워크 LAVA를 준비했습니다. 이 프레임워크는 특정 하드웨어 솔루션(뉴로모픽뿐만 아니라)에 대한 모델 개발 및 준비를 통합할 것입니다. 아키텍처.
2021-09-30 16:20:44
작가: Vitalii Babkin